// ******************************************************************************
// Copyright     :  Copyright (C) 2020, Hisilicon Technologies Co. Ltd.
// File name     :  icdq_reg_offset.h
// Project line  :  Platform And Key Technologies Development
// Department    :  CAD Development Department
// Author        :  xxx
// Version       :  1.0
// Date          :  2013/3/10
// Description   :  The description of xxx project
// Others        :  Generated automatically by nManager V5.1
// History       :  xxx 2020/01/20 15:06:21 Create file
// ******************************************************************************

#ifndef ICDQ_REG_OFFSET_H
#define ICDQ_REG_OFFSET_H

/* QU_ICDQ_CSR Base address of Module's Register */
#define CSR_QU_ICDQ_CSR_BASE (0xA000)

/* **************************************************************************** */
/*                      QU_ICDQ_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_QU_ICDQ_CSR_ICDQ_MODE0_REG (CSR_QU_ICDQ_CSR_BASE + 0x0)   /* 模式配置寄存器 */
#define CSR_QU_ICDQ_CSR_ICDQ_MODE1_REG (CSR_QU_ICDQ_CSR_BASE + 0x4)   /* 模式配置寄存器 */
#define CSR_QU_ICDQ_CSR_ICDQ_WRR_REG (CSR_QU_ICDQ_CSR_BASE + 0x8)     /* rx fastpath与stl tile normalpath的权重配置 */
#define CSR_QU_ICDQ_CSR_ICDQ_CFP_NUM_REG (CSR_QU_ICDQ_CSR_BASE + 0xC) /* 发往网络侧或不需要PQM调度的ICQ的个数 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_EP_BITMAP0_REG (CSR_QU_ICDQ_CSR_BASE + 0x10)   /* 源EP/PORT到主机侧目的EP的bitmap映射 \
                                                                                 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_EP_BITMAP1_REG (CSR_QU_ICDQ_CSR_BASE + 0x14)   /* 源EP/PORT到主机侧目的EP的bitmap映射 \
                                                                                 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_EP_BITMAP2_REG (CSR_QU_ICDQ_CSR_BASE + 0x18)   /* 源EP/PORT到主机侧目的EP的bitmap映射 \
                                                                                 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_EP_BITMAP3_REG (CSR_QU_ICDQ_CSR_BASE + 0x1C)   /* 源EP/PORT到主机侧目的EP的bitmap映射 \
                                                                                 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_EP_BITMAP4_REG (CSR_QU_ICDQ_CSR_BASE + 0x20)   /* 源EP/PORT到主机侧目的EP的bitmap映射 \
                                                                                 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_EP_BITMAP5_REG (CSR_QU_ICDQ_CSR_BASE + 0x24)   /* 源EP/PORT到主机侧目的EP的bitmap映射 \
                                                                                 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_EP_BITMAP6_REG (CSR_QU_ICDQ_CSR_BASE + 0x28)   /* 源EP/PORT到主机侧目的EP的bitmap映射 \
                                                                                 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_EP_BITMAP7_REG (CSR_QU_ICDQ_CSR_BASE + 0x2C)   /* 源EP/PORT到主机侧目的EP的bitmap映射 \
                                                                                 */
#define CSR_QU_ICDQ_CSR_ICDQ_FC_PRO_TYP_REG (CSR_QU_ICDQ_CSR_BASE + 0x30)       /* fc协议的Pro_typ值 */
#define CSR_QU_ICDQ_CSR_ICDQ_SFIFO_AF0_REG (CSR_QU_ICDQ_CSR_BASE + 0x34)        /* FIFO几乎满配置。 */
#define CSR_QU_ICDQ_CSR_ICDQ_SFIFO_AF1_REG (CSR_QU_ICDQ_CSR_BASE + 0x38)        /* FIFO几乎满配置。 */
#define CSR_QU_ICDQ_CSR_ICDQ_SFIFO_AF2_REG (CSR_QU_ICDQ_CSR_BASE + 0x3C)        /* FIFO几乎满配置。 */
#define CSR_QU_ICDQ_CSR_ICDQ_MEM_INIT_DONE_REG (CSR_QU_ICDQ_CSR_BASE + 0x40)    /* 表项初始化完成。 */
#define CSR_QU_ICDQ_CSR_ICDQ_WRED_DROP_CNT_REG (CSR_QU_ICDQ_CSR_BASE + 0x44)    /* 源网络侧报文WRED丢弃次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_DSP_DROP_CNT_REG (CSR_QU_ICDQ_CSR_BASE + 0x48)     /* 微码DSP时丢弃报文次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_DSP_CNT_REG (CSR_QU_ICDQ_CSR_BASE + 0x4C)          /* 微码DSP报文次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_RXF_SOP_CNT_REG (CSR_QU_ICDQ_CSR_BASE + 0x50)      /* 源网络侧报文SOP次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_RXF_EOP_CNT_REG (CSR_QU_ICDQ_CSR_BASE + 0x54)      /* 源网络侧报文EOP次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_PTHRU_CNT_REG (CSR_QU_ICDQ_CSR_BASE + 0x58)        /* 被ICDQ PTHRU的报文个数 */
#define CSR_QU_ICDQ_CSR_ICDQ_MEM_ECC_1BIT_CNT_REG (CSR_QU_ICDQ_CSR_BASE + 0x5C) /* ICDQ内部RAM发生1BIT ECC的次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_INT_VECTOR_REG (CSR_QU_ICDQ_CSR_BASE + 0x60)       /* 中断向量 */
#define CSR_QU_ICDQ_CSR_ICDQ_INT_REG (CSR_QU_ICDQ_CSR_BASE + 0x64)              /* 中断状态 */
#define CSR_QU_ICDQ_CSR_ICDQ_INT_EN_REG (CSR_QU_ICDQ_CSR_BASE + 0x68)           /* 中断屏蔽 */
#define CSR_QU_ICDQ_CSR_ICDQ_INT0_STICKY_REG (CSR_QU_ICDQ_CSR_BASE + 0x6C)      /* 中断0的sticky信息 */
#define CSR_QU_ICDQ_CSR_ICDQ_INT1_STICKY_REG (CSR_QU_ICDQ_CSR_BASE + 0x70)      /* 中断1的sticky信息 */
#define CSR_QU_ICDQ_CSR_ICDQ_INT2_STICKY_REG (CSR_QU_ICDQ_CSR_BASE + 0x74)      /* 中断2的sticky信息 */
#define CSR_QU_ICDQ_CSR_ICDQ_INT3_STICKY_REG (CSR_QU_ICDQ_CSR_BASE + 0x78)      /* 中断3的sticky信息 */
#define CSR_QU_ICDQ_CSR_ICDQ_INT4_STICKY_REG (CSR_QU_ICDQ_CSR_BASE + 0x7C)      /* 中断4的sticky信息 */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_CTRL_REG (CSR_QU_ICDQ_CSR_BASE + 0x80)     /* ICDQ间接寻址控制寄存器 */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_TIMEOUT_REG (CSR_QU_ICDQ_CSR_BASE + 0x84)  /* IQ间接寻址Timeout水线配置 */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT0_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0x88) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT1_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0x8C) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT2_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0x90) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT3_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0x94) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT4_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0x98) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT5_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0x9C) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT6_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0xA0) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT7_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0xA4) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT8_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0xA8) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT9_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0xAC) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT10_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0xB0) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT11_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0xB4) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT12_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0xB8) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT13_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0xBC) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT14_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0xC0) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_INDRECT_DAT15_REG \
    (CSR_QU_ICDQ_CSR_BASE + 0xC4) /* IQ memory indirect access write data or read data. */
#define CSR_QU_ICDQ_CSR_ICDQ_SFIFO_FILL0_REG (CSR_QU_ICDQ_CSR_BASE + 0xC8)    /* FIFO内数据个数 */
#define CSR_QU_ICDQ_CSR_ICDQ_SFIFO_FILL1_REG (CSR_QU_ICDQ_CSR_BASE + 0xCC)    /* FIFO内数据个数 */
#define CSR_QU_ICDQ_CSR_ICDQ_SFIFO_FILL2_REG (CSR_QU_ICDQ_CSR_BASE + 0xD0)    /* FIFO内数据个数 */
#define CSR_QU_ICDQ_CSR_ICDQ_LATENCY_CFG_REG (CSR_QU_ICDQ_CSR_BASE + 0xD4)    /* ICDQ的时延采样DFX配置 */
#define CSR_QU_ICDQ_CSR_ICDQ_LATENCY_STA_REG (CSR_QU_ICDQ_CSR_BASE + 0xD8)    /* icdq的时延采样DFX状态 */
#define CSR_QU_ICDQ_CSR_ICDQ_SAMPLE_TMR_REG (CSR_QU_ICDQ_CSR_BASE + 0xDC)     /* icdq的时延采样DFX时间 */
#define CSR_QU_ICDQ_CSR_ICDQ_BP0_STA_REG (CSR_QU_ICDQ_CSR_BASE + 0xE0)        /* icdq外围接口反压状态 */
#define CSR_QU_ICDQ_CSR_ICDQ_BP1_STA_REG (CSR_QU_ICDQ_CSR_BASE + 0xE4)        /* icdq外围接口反压状态 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_EQS_NUM_REG (CSR_QU_ICDQ_CSR_BASE + 0xE8)    /* icdq向PQM提调度请求的次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_DQR_NUM_REG (CSR_QU_ICDQ_CSR_BASE + 0xEC)    /* PQM向icdq发起调度的次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_DQS_NUM_REG (CSR_QU_ICDQ_CSR_BASE + 0xF0)    /* icdq向PQM返回队列状态的次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_PQM_DPL_NUM_REG (CSR_QU_ICDQ_CSR_BASE + 0xF4)    /* icdq向PQM返回队列状态的次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_STFIQ_ENQX_NUM_REG (CSR_QU_ICDQ_CSR_BASE + 0xF8) /* icdq向STFIQ入队X链的次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_STFIQ_ENQY_NUM_REG (CSR_QU_ICDQ_CSR_BASE + 0xFC) /* icdq向STFIQ入队Y链的次数 */
#define CSR_QU_ICDQ_CSR_ICDQ_CFP_DQR_NUM_REG (CSR_QU_ICDQ_CSR_BASE + 0x100)   /* CFP调度器(非PQM)向icdq发起调度的次数 */

#endif // ICDQ_REG_OFFSET_H
